

Diseño de un OP-AMP en tecnología OnSemi C5

Fabián Chaverri Vargas, f.chaverri.1@estudiantec.cr

John Hibbert Bonilla, j.hibbert.1@estudiantec.cr

Adonay Palencia Molina, j.palencia.1@estudiantec.cr

Jason Ulloa Picado, j.ulloa.2@estudiantec.cr

Resumen—En este proyecto se diseñó y simuló un amplificador operacional CMOS utilizando la tecnología OnSemi C5 de 500 nm en LTspice. El objetivo fue dimensionar los transistores del circuito para cumplir con las corrientes de polarización especificadas y analizar su comportamiento en frecuencia. Para ello, se realizaron cálculos teóricos basados en espejos de corriente, parámetros MOSFET y ecuaciones de ganancia, complementados con simulaciones paramétricas para ajustar los anchos de los transistores M7 y M8. Finalmente, se obtuvo la ganancia de lazo abierto y el ancho de banda del amplificador, comparando los resultados teóricos con los simulados y evaluando las diferencias observadas.

Palabras clave—Amplificador operacional CMOS, LTspice, MOSFET, espejos de corriente, ganancia de lazo abierto.

I. INTRODUCCIÓN

LOS amplificadores operacionales son bloques fundamentales en el diseño de circuitos electrónicos analógicos, debido a su capacidad para amplificar señales y realizar funciones como filtrado, integración, diferenciación y acondicionamiento de señales. Gracias a su alta ganancia y versatilidad, son ampliamente utilizados en sistemas de instrumentación, comunicaciones, control y procesamiento de señales.

En los circuitos integrados modernos, los amplificadores operacionales se implementan mediante transistores MOSFET organizados en etapas funcionales como pares diferenciales, espejos de corriente y etapas de salida. El análisis y dimensionamiento adecuado de estos dispositivos es esencial para garantizar el correcto funcionamiento del amplificador y cumplir con especificaciones de ganancia, polarización y respuesta en frecuencia.

En este proyecto se diseñó un amplificador operacional CMOS utilizando la tecnología OnSemi C5 de 500 nm y el simulador LTspice. A partir de las especificaciones de corriente establecidas, se determinaron las dimensiones de los transistores M7 y M8 mediante cálculos teóricos y simulaciones paramétricas. Posteriormente, se analizó la respuesta en frecuencia del circuito para obtener su ganancia de lazo abierto y ancho de banda, comparando los resultados simulados con los valores calculados teóricamente y evaluando las diferencias observadas.

II. PROCEDIMIENTO

II-A. Análisis del circuito

El circuito diseñado corresponde a un amplificador operacional CMOS de dos etapas implementado con transistores MOSFET en tecnología OnSemi C5. La primera etapa está

formada por un par diferencial NMOS, compuesto por los transistores M3 y M4, el cual recibe las señales de entrada v_{inn} y v_{inp} . Esta etapa permite convertir la diferencia entre ambas señales de entrada en una variación de corriente.

Los transistores M1 y M2 forman una carga activa PMOS que funciona como un espejo de corriente. Esta configuración permite aumentar la resistencia equivalente observada en el nodo de salida de la primera etapa, incrementando así la ganancia total del amplificador. Por otra parte, los transistores M5 y M6 constituyen el espejo de corriente de polarización encargado de establecer las corrientes de operación del par diferencial.

La segunda etapa está formada por los transistores M7 y M8. Esta etapa recibe la señal amplificada por la primera etapa y proporciona la amplificación adicional necesaria para obtener la señal final en el nodo de salida v_{out} . El correcto funcionamiento del amplificador requiere que los transistores M1, M2, M3 y M4 conduzcan una corriente de $22,5, \mu A$, que M5 y M6 conduzcan $45, \mu A$, y que M7 y M8 conduzcan $100, \mu A$.

El circuito opera con una alimentación simétrica de $\pm 2,5, V$, lo que permite establecer un punto de operación adecuado para todos los dispositivos MOSFET. A partir de estas condiciones de polarización se realiza el dimensionamiento de los transistores M7 y M8, así como el análisis de la ganancia de lazo abierto y de la respuesta en frecuencia del amplificador operacional.

II-B. Cálculo de M8

El transistor M8 forma parte del espejo de corriente encargado de establecer la corriente de polarización de la segunda etapa del amplificador. Según las especificaciones del diseño, el transistor M8 debe conducir una corriente de $100, \mu A$. Para obtener una primera aproximación del ancho de canal requerido, se utilizó la relación ideal de espejo de corriente:

$$\frac{I_{D8}}{I_{D6}} = \frac{(W/L)_8}{(W/L)_6} \quad (1)$$

Debido a que el transistor M6 conduce una corriente de $45, \mu A$ y posee dimensiones $W_6 = 5, \mu m$ y $L_6 = 0,5, \mu m$, se tiene:

$$\left(\frac{W}{L}\right)_6 = \frac{5, \mu m}{0,5, \mu m} = 10 \quad (2)$$

Por lo tanto, despejando el ancho de M8:

$$\left(\frac{W}{L}\right)_8 = \frac{I_{D8}}{I_{D6}} \left(\frac{W}{L}\right)_6 \quad (3)$$

$$\left(\frac{W}{L}\right)_8 = \frac{100, \mu A}{45, \mu A} (10) = 22,22 \quad (4)$$

Como la longitud de canal definida para M8 es $L_8 = 0,5, \mu m$, el ancho teórico resulta:

$$W_8 = 22,22(0,5, \mu m) = 11,11, \mu m \quad (5)$$

Este valor se utiliza como una aproximación inicial, ya que en la simulación pueden presentarse diferencias debido a efectos no ideales del transistor, como la modulación de longitud de canal y la diferencia entre la longitud geométrica y la longitud efectiva. Por esta razón, el valor final de W_8 se ajusta mediante una simulación paramétrica en LTspice, buscando que la corriente de drenador de M8 sea aproximadamente $100, \mu A$.

II-C. Ajuste de M7

El transistor M7 forma parte de la segunda etapa del amplificador operacional y debe conducir una corriente aproximada de $100, \mu A$. A diferencia del transistor M8, el ancho de M7 no se determina únicamente mediante una relación ideal de espejo de corriente, sino que se ajusta con el objetivo de establecer correctamente el punto de operación de la salida.

Para realizar este ajuste, se consideran ambas entradas del amplificador conectadas a tierra, es decir:

$$v_{inp} = v_{inn} = 0, V \quad (6)$$

Bajo esta condición, la señal diferencial de entrada es nula y, por lo tanto, la salida ideal del amplificador debería ubicarse alrededor de $0, V$. El ancho W_7 se selecciona de manera que el nodo de salida v_{out} cruce por cero, lo cual permite reducir el offset de salida y centrar el punto de operación del amplificador.

Por esta razón, el ajuste de W_7 se realiza mediante una simulación paramétrica, variando el ancho del transistor y observando el valor de v_{out} . El valor óptimo de W_7 corresponde al punto en el que la tensión de salida se aproxima a $0, V$.

II-D. Cálculo teórico de la ganancia

La ganancia de lazo abierto del amplificador operacional se obtiene considerando la contribución de las dos etapas de amplificación. Según el modelo de pequeña señal, la ganancia total está dada por:

$$A_V = -g_{m4} (r_{o2} \parallel r_{o4}) \cdot -g_{m7} (r_{o7} \parallel r_{o8}) \quad (7)$$

donde g_m corresponde a la transconductancia del transistor y r_o representa la resistencia de salida debida a la modulación de longitud de canal. Para cada transistor, la resistencia de salida se calcula mediante:

$$r_o = \frac{1}{\lambda I_D} \quad (8)$$

En la primera etapa se utilizan los transistores M2 y M4, los cuales conducen una corriente de $22,5, \mu A$. Por lo tanto:

$$r_{o2} = \frac{1}{(0,212)(22,5 \times 10^{-6})} = 209,64, k\Omega \quad (9)$$

$$r_{o4} = \frac{1}{(0,221)(22,5 \times 10^{-6})} = 201,11, k\Omega \quad (10)$$

La resistencia equivalente de salida de la primera etapa se obtiene como:

$$R_{o1} = r_{o2} \parallel r_{o4} \quad (11)$$

$$R_{o1} = \frac{(209,64, k\Omega)(201,11, k\Omega)}{209,64, k\Omega + 201,11, k\Omega} = 102,67, k\Omega \quad (12)$$

Para la segunda etapa se consideran los transistores M7 y M8, los cuales conducen una corriente de $100, \mu A$. Sus resistencias de salida se calculan como:

$$r_{o7} = \frac{1}{(0,086)(100 \times 10^{-6})} = 116,28, k\Omega \quad (13)$$

$$r_{o8} = \frac{1}{(0,114)(100 \times 10^{-6})} = 87,72, k\Omega \quad (14)$$

De manera similar, la resistencia equivalente de salida de la segunda etapa es:

$$R_{o2} = r_{o7} \parallel r_{o8} \quad (15)$$

$$R_{o2} = \frac{(116,28, k\Omega)(87,72, k\Omega)}{116,28, k\Omega + 87,72, k\Omega} = 50,00, k\Omega \quad (16)$$

La transconductancia de los transistores se calculó a partir de los parámetros de la tecnología OnSemi C5. Para ello, se empleó la expresión:

$$g_m = \sqrt{2\mu C_{ox} \frac{W}{L} I_D} \quad (17)$$

donde μ corresponde a la movilidad de portadores, C_{ox} es la capacitancia por unidad de área del óxido de compuerta, W/L es la relación geométrica del transistor e I_D es la corriente de drenador.

La capacitancia del óxido se obtuvo mediante:

$$C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}} \quad (18)$$

donde $\varepsilon_{ox} = 3,9\varepsilon_0$ y $t_{ox} = 13,5, nm$ corresponde al espesor del óxido de compuerta especificado para la tecnología C5. Sustituyendo estos valores se obtiene:

$$C_{ox} = 2,56 \times 10^{-3}, F/m^2 \quad (19)$$

Para el transistor M4 se utilizó una movilidad electrónica de $\mu_n = 458,4, cm^2/Vs$, una corriente de drenador de $22,5, \mu A$ y una relación geométrica (W/L) = $5/0,5$, obteniéndose:

$$g_{m4} = 226,4, \mu S \quad (20)$$

De manera similar, para el transistor M7 se empleó una movilidad electrónica de $\mu_n = 212,0, \text{cm}^2/\text{Vs}$, una corriente cercana a $100, \mu\text{A}$ y una relación geométrica $(W/L) = 19/0,5$, resultando:

$$g_{m7} = 616,6, \mu\text{S} \quad (21)$$

Estos valores fueron utilizados para estimar la ganancia teórica de lazo abierto del amplificador operacional:

$$A_V = (g_{m4}R_{o1})(g_{m7}R_{o2}) \quad (22)$$

$$A_V = (226,4 \times 10^{-6})(102,67 \times 10^3)(616,6 \times 10^{-6})(50,00 \times 10^3) \quad (23)$$

$$A_V = 716,05 \quad (24)$$

Finalmente, la ganancia en decibels se obtiene mediante:

$$A_V(\text{dB}) = 20 \log_{10}(|A_V|) \quad (25)$$

$$A_V(\text{dB}) = 20 \log_{10}(716,05) = 57,10, \text{dB} \quad (26)$$

Este procedimiento permite obtener una estimación teórica de la ganancia de lazo abierto del amplificador, la cual posteriormente se compara con la ganancia obtenida mediante la simulación en LTspice.

III. CIRCUITO LTSPICE

Con el fin de implementar el amplificador operacional CMOS propuesto, se desarrollaron distintos esquemáticos en LTspice. Inicialmente se construyó el circuito del amplificador operacional utilizando los transistores MOSFET de la tecnología OnSemi C5 y las dimensiones especificadas para cada dispositivo. Posteriormente se creó una vista de símbolo para facilitar su utilización como bloque jerárquico dentro de los circuitos de prueba. Finalmente se implementaron los testbench necesarios para realizar las simulaciones de polarización y respuesta en frecuencia.

La Figura 1 muestra el esquemático completo del amplificador operacional.




Fig. 1: Esquemático del amplificador operacional CMOS implementado en LTspice.

La Figura 2 muestra el testbench utilizado para determinar el ancho óptimo del transistor M8. Para ello se realizó una

simulación paramétrica variando el parámetro W_8 entre $1 \mu\text{m}$ y $20 \mu\text{m}$, manteniendo ambas entradas del amplificador conectadas a tierra. El objetivo fue encontrar el valor de ancho que produjera una corriente de drenador cercana a $100 \mu\text{A}$.




Fig. 2: Circuito de prueba utilizado para el ajuste paramétrico del transistor M8.

IV. SIMULACIÓN

Una vez completado el esquemático del amplificador operacional CMOS, se realizaron distintas simulaciones en LTspice con el objetivo de determinar los valores adecuados para los transistores M7 y M8, verificar las corrientes de polarización especificadas y obtener la respuesta en frecuencia del circuito.

IV-A. Ajuste paramétrico de M8

Para determinar el ancho del transistor M8 se realizó una simulación paramétrica utilizando la instrucción:

$$.step param W8 1\mu\text{m} 20\mu\text{m} 0,1\mu\text{m} \quad (27)$$

Durante el barrido se observó la corriente de drenador del transistor M8. El valor seleccionado correspondió al ancho para el cual la corriente obtenida fue aproximadamente igual a $100 \mu\text{A}$, cumpliendo con la especificación del diseño.




Fig. 3: Barrido paramétrico del ancho del transistor M8 para obtener una corriente cercana a $100 \mu\text{A}$.

IV-B. Ajuste paramétrico de M7

Posteriormente se realizó el ajuste del transistor M7 mediante una simulación paramétrica. En este caso se mantuvieron ambas entradas conectadas a tierra y se varió el ancho del transistor hasta encontrar el valor para el cual la tensión de salida se aproximó a cero voltios.

La simulación se implementó utilizando:

$$.step param W7 1\mu m 100\mu m 0,5\mu m \quad (28)$$

El valor final seleccionado para M7 fue aquel que permitió centrar el punto de operación de salida y mantener la corriente requerida de aproximadamente $100\mu A$.




Fig. 4: Barrido paramétrico utilizado para determinar el ancho óptimo del transistor M7.

IV-C. Respuesta en frecuencia

Una vez ajustados ambos transistores se procedió a analizar la respuesta en frecuencia del amplificador operacional mediante una simulación AC.

La simulación se realizó utilizando una fuente de pequeña señal de amplitud unitaria y el comando:

$$.ac dec 100 1 1G \quad (29)$$

A partir de esta simulación se obtuvo la magnitud de la ganancia de lazo abierto en función de la frecuencia y se identificó el ancho de banda del amplificador.




Fig. 5: Ganancia de lazo abierto del amplificador operacional obtenida mediante simulación AC.

V. RESULTADOS

Los valores finales obtenidos para los transistores ajustados mediante simulación se muestran en la Tabla 1.

Tabla 1: Dimensiones finales obtenidas mediante simulación.

Transistor	$W [\mu m]$	$L [\mu m]$
M7	18.781214	0.5
M8	5.75	0.5

La Tabla 2 presenta la comparación entre los resultados teóricos y simulados para la ganancia de lazo abierto.

Tabla 2: Comparación entre resultados teóricos y simulados.

Parámetro	Teórico	Simulado
Ganancia de lazo abierto	57.10 dB	52.577739 dB
Frecuencia de corte	—	—
Ancho de banda	—	3.1129571 MHz

A partir de la simulación AC se observó una ganancia máxima de aproximadamente [Valor simulado] dB en bajas frecuencias. Asimismo, la frecuencia correspondiente al punto de -3 dB fue de aproximadamente [Valor simulado], valor que determina el ancho de banda del amplificador operacional.

Las simulaciones de polarización confirmaron además que los transistores M1, M2, M3 y M4 operan con corrientes cercanas a $22,5\mu A$, mientras que los transistores M5 y M6 presentan corrientes cercanas a $45\mu A$. Finalmente, los transistores M7 y M8 alcanzaron corrientes cercanas a $100\mu A$, cumpliendo las especificaciones establecidas para el proyecto.

VI. DISCUSIÓN

Los resultados obtenidos demuestran que el procedimiento de dimensionamiento basado en espejos de corriente proporciona una aproximación adecuada para determinar las dimensiones iniciales de los transistores. Sin embargo, debido a los efectos no ideales presentes en los modelos BSIM utilizados por la tecnología OnSemi C5, fue necesario realizar ajustes mediante simulaciones paramétricas.

En el caso del transistor M8, el valor calculado teóricamente permitió aproximarse a la corriente requerida de $100\mu A$, aunque el valor final obtenido mediante simulación presentó una ligera diferencia. Esta discrepancia puede atribuirse a fenómenos como la modulación de longitud de canal, las capacitancias parásitas y las variaciones de tensión entre terminales.

De manera similar, el ajuste del transistor M7 permitió establecer un punto de operación adecuado para la salida del amplificador. Este procedimiento fue necesario debido a que la tensión de salida depende simultáneamente de las corrientes de polarización y de las características eléctricas de los dispositivos MOSFET.

La comparación entre la ganancia teórica y la simulada muestra una concordancia aceptable. Las diferencias observadas son esperables debido a que los cálculos teóricos utilizan modelos simplificados de pequeña señal, mientras que LTspice emplea modelos BSIM mucho más completos que consideran efectos de segundo orden.

La respuesta en frecuencia obtenida evidencia el comportamiento esperado de un amplificador operacional CMOS de dos etapas. A bajas frecuencias se obtiene una elevada ganancia de lazo abierto, mientras que al aumentar la frecuencia aparecen los polos dominantes del circuito, produciendo una disminución progresiva de la ganancia.

VII. CONCLUSIÓN

Se diseñó y simuló satisfactoriamente un amplificador operacional CMOS utilizando la tecnología OnSemi C5 de 500

nm en LTspice. A partir de los requerimientos de corriente establecidos se determinaron las dimensiones de los transistores M7 y M8 mediante una combinación de cálculos teóricos y simulaciones paramétricas.

Los resultados obtenidos permitieron verificar que las corrientes de polarización especificadas para cada rama del circuito fueron alcanzadas, garantizando el correcto funcionamiento del amplificador operacional. Asimismo, el análisis de pequeña señal permitió estimar una ganancia teórica de lazo abierto de aproximadamente 57.10 dB.

La simulación de respuesta en frecuencia confirmó el comportamiento esperado del amplificador y permitió obtener experimentalmente la ganancia de lazo abierto y el ancho de banda del sistema. Las diferencias observadas entre teoría y simulación se encuentran dentro de lo esperado debido a las simplificaciones utilizadas en los cálculos analíticos y a los efectos no ideales considerados por los modelos de simulación.

En términos generales, el proyecto permitió aplicar conceptos relacionados con espejos de corriente, pares diferenciales, amplificadores multietapa y análisis de pequeña señal, reforzando la comprensión del diseño de circuitos integrados analógicos basados en tecnología CMOS.

REFERENCIAS

- [1] T. L. Floyd, *Dispositivos Electrónicos*, 8th ed. Pearson Prentice Hall, 2008.
- [2] B. Razavi, *Fundamentals of Microelectronics*, 2nd ed. Wiley, 2013.
- [3] D. Schilling, *Circuitos Electrónicos Discretos e Integrados*, 3rd ed. McGraw-Hill, 1994.
- [4] R. Pierret, *Dispositivos de efecto de campo. Colección temas selectos de ingeniería*. Addison-Wesley Iberoamericana, 1994.
- [5] N. R. Malik, *Circuitos electrónicos: análisis y simulación*. Prentice Hall, 1996.
- [6] R. Boylestad and L. Nashelsky, *Electrónica: Teoría de Circuitos y dispositivos electrónicos*, 10th ed. Pearson, 2009.
- [7] P. R. Gray and R. G. Meyer, *Análisis y Diseño de Circuitos Integrados Analógicos*, 3rd ed. Prentice-Hall, 1995.
- [8] P. Horowitz and W. Hill, *The Art of Electronics*. USA: Cambridge University Press, 1989.